Laporan Akhir 2



Percobaan 2
Input 


Output 

D 
C 
B 
A 
H1 
H2 
H(pers 1) 
0 
0 
0 
0 
0 
 0
0
0 
0 
0 
1 
0
  0 
 0 
0 
0 
1 
0 
1
 1 
1 
0 
0 
1 
1 
1 
 1
1 
0 
1 
0 
0 
0 
 0
0 
0 
1 
0 
1 
0
 0
0 
0 
1 
1 
0 
 1 
 1 
1 
0 
1 
1 
1 
 1
 1 
1 
1 
0 
0 
0 
 1
 1 
1 
1 
0 
0 
1 
 1
1
1 
1 
0 
1 
0 
 0
0
0 
1 
0 
1 
1 
 1
1
1 
1 
1 
0 
0 
 1
 1 
1 
1 
1 
0 
1 
 1
1
1 
1 
1 
1 
0 
 0
 0 
0 
1  
1 
1 
1 
 0
0
0

  • AND Gate
Gerbang AND memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0. Simbol yang menandakan Operasi Gerbang Logika AND adalah tanda titik (“.”) atau tidak memakai tanda sama sekali. Contohnya : Z = X.Y atau Z = XY.
  • OR Gate

Gerbang OR memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0. Simbol yang menandakan Operasi Logika OR adalah tanda Plus (“+”). Contohnya : Z = X + Y.

  • XOR Gate
X-OR adalah singkatan dari Exclusive OR yang terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output) Logika. Gerbang X-OR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0.
  • Switch
Switch adalah pengalih jaringan atau sebuah alat yang menjalankan penghubung tidak terlihat penghubung penyekat (segmentation) dari banyak jaringan dengan mengalihkan dengan melihat alamat MAC. Disini memakai logicstate

-LogicProbe
sebagai keluaran atau output dari gerbang logika



Gambar rangkaian


4. Prinsip kerja [kembali]

a. AND
Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0
b. OR
Gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0
c. X-OR
Gerbang X-OR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0.

dengan mengikuti masukan atau input dari setiap gerbang logika sehingga menghasilkan output akhir pada gerbang logika terakhir. input terdiri dari A B C dan D. Masukan dari C diubah menjadi C'

5. Video Simulasi [kembali]




1. Penyederhanaan Persamaan Aljabar Boolean Pada Percobaan
Persamaan nya yaitu

 

Diambil 3 keadaan


Input 


Output 

No
D 
C 
B 
A 
H1 
H2 
H(pers 1) 
1
0 
0 
0 
0 
   0 
0
  0
2
0 
0 
0 
1 
  0
0 
  0
3
0 
0 
1 
0 
  1
1 
 0
·         
    -Keadaan 1
A = 0      B = 0      C = 0      D = 0



Maka,


Dari perhitungan tersebut dapat disimpulkan bahwa hasil H1 dan H2 yang didapatkan dari simulasi rangkaian dengan hasil perhitungan dari persamaan adalah sama yaitu berlogika ‘0’.
·         
    -Keadaan 2
A = 1      B = 0      C = 0      D = 0




Maka,


Dari perhitungan tersebut dapat disimpulkan bahwa hasil H1 dan H2 yang didapatkan dari simulasi rangkaian dengan hasil perhitungan dari persamaan adalah sama yaitu berlogika ‘0’.


-Keadaan 3
A = 0      B = 1      C = 0      D = 0


Maka,



Dari perhitungan tersebut dapat disimpulkan bahwa hasil H1 dan H2 yang didapatkan dari simulasi rangkaian dengan hasil perhitungan dari persamaan adalah sama yaitu berlogika ‘1

2. Hukum Aljabar Booleaan

Aljabar Boolean adalah operasi matematika yang berguna dalam menganalisis gerbang dan sirkuit digital, dengan menggunakan "Hukum Boolean" ini maka akan dapat mengurangi atau menyederhanakan ekspresi Boolean yang kompleks dengan maksud untuk mengurangi jumlah gerbang logika yang diperlukan.

a. Hukum Komutatif


Hukum Komutatif menjelaskan bahwa penukaran atau perubahan urutan variabel input atau sinyal masukan sama sekali tidak mempengaruhi variabel output suatu rangkaian logika.


b. Hukum Asosiatif


Hukum Asosiatif menjelaskan bahwa perubahan urutan penyelesaian operasi pada variabel tidak akan mempengaruhi variabel output suatu rangakaian logika.



c. Hukum Distributif


Hukum Distributif menyatakan bahwa variabel input pada operasi aljabar Boolean dapat disebarkan tempatnya tanpa mengubah variabel hasil dari output suatu rangkaian logika.



d. Hukum Absorbsi, Kombinasi, dan Konsensus




e. Sifat Identitas lain



Beberapa sifat pada teorema Boolean dapat dipergunakan untuk menyederhanakan suatu pernyataan logika, dengan kata lain suatu pernytaan kompleks akan dapat disederhanakan dengan menggunakan konsep teorema Boolean tanpa mengubah fungsi logikanya.


File Rangkaian download
Video download 
Html download

Tidak ada komentar:

Posting Komentar

Langganan: Postingan (Atom)